This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

01-22-02 0300 03478-03 P3 0410 \$3

Practitioner's Docket No.: 782_168

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the application of:

Ser. No.: 09/884,855

Filed: June 19, 2001

Conf. No.: 1887

Takeshi SAKUMA and Katsuji IIDA

Group Art Unit: Not Assigned

Examiner:

Not Assigned

CIRCUIT FOR GENERATING HIGH VOLTAGE PULSE

"EXPRESS MAIL" mailing label number EL872579705US.

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" service under 37 CFR 1.10 addressed to the Assistant Commissioner for Patents, Washington D.C. 20231 on January 18, 2002.

Clinabuth

Assistant Commissioner for Patents Washington, DC 20231

SUBMISSION OF CERTIFIED COPY OF PRIORITY DOCUMENT

Sir:

- For:

The benefit of the filing date of the following prior foreign application filed in the following foreign country was requested by applicants on June 19, 2001 for the above-identified application:

Japanese Application 2001-164,971 filed May 31, 2001.

In support of this claim, a certified copy of the Japanese Application is enclosed herewith.

Respectfully submitted,

January 18, 2002

Date

Stephen P. Buff

Reg. No. 32,970

SPB/eav

BURR & BROWN

P.O. Box 7068

Syracuse, NY 13261-7068

Customer No.: 25191

Telephone: (315) 233-8300

Facsimile: (315) 233-8320



PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application : May 31, 2001

Application Number : Japanese Patent Application

No. 2001-164971

Applicant(s) : NGK INSULATORS, LTD.

Certified on June 26, 2001

Commissioner,

Patent Office

Kozo OIKAWA (Sealed)

Certification No. 2001-3060333

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 5月31日

出願番号

Application Number:

特願2001-164971

出 願
Applicant(s):

日本碍子株式会社

2001年 6月26日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2001-164971

【書類名】

特許願

【整理番号】

01P00293

【提出日】

平成13年 5月31日

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

H03K 3/00

【発明の名称】

高電圧パルス発生回路

【請求項の数】

12

【発明者】

【住所又は居所】

愛知県名古屋市瑞穂区須田町2番56号 日本碍子株式

会社内

【氏名】

飯田 克二

【発明者】

【住所又は居所】

愛知県名古屋市瑞穂区須田町2番56号 日本碍子株式

会社内

【氏名】

佐久間 健

【特許出願人】

【識別番号】

000004064

【氏名又は名称】 日本碍子株式会社

【代理人】

【識別番号】

100072051

【弁理士】

【氏名又は名称】

杉村 與作

【選任した代理人】

【識別番号】

100059258

【弁理士】

【氏名又は名称】 杉村 暁秀

【手数料の表示】

【予納台帳番号】

074997

【納付金額】

21,000円

特2001-164971

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9703804

【書類名】

明細書

【発明の名称】

髙電圧パルス発生回路

【特許請求の範囲】

【請求項1】第1および第2の出力端子を有する直流電源と、

一端がこの直流電源の第1の出力端子に接続された第1のスイッチ、この第1のスイッチの他端に一端が接続されたインダクタおよび一端がこのインダクタの他端に接続され、他端が前記直流電源の第2の出力端子に接続された第2のスイッチより成る直列回路と、

前記第1のスイッチの他端と前記インダクタの一端との接続点と、前記直流電源の第2の出力端子との間に接続された、フリーホィールダイオードを含む分岐配線とを具え、

前記第1および第2のスイッチをオンとして前記インダクタに磁気エネルギーを蓄えた後に、第1および第2のスイッチをターンオフして、前記インダクタに蓄えたエネルギーを、前記第2のスイッチの両端に接続された負荷へ転流するように構成した高電圧パルス発生回路。

【請求項2】前記第1および第2のスイッチを少なくともターンオフ可能な半導体スイッチで構成した請求項1に記載の高電圧パルス発生回路。

【請求項3】前記第1および第2のスイッチをターンオンおよびターンオフ可能 な半導体スイッチで構成した請求項2に記載の高電圧パルス発生回路。

【請求項4】前記第1のスイッチを低耐電圧の半導体スイッチで構成し、前記第2のスイッチを出力パルス電圧の大きさに応じて決められる個数の高耐電圧の半導体スイッチを直列接続した半導体スイッチ直列回路で構成し、この半導体スイッチ直列回路の半導体スイッチの個数に等しい鉄心を設け、これらの鉄心を貫通する1次巻線を前記フリーホィールダイオードを含む分岐配線に設け、前記半導体スイッチ直列回路の各半導体スイッチのゲートおよびカソード端子に接続された2次巻線を前記鉄心にそれぞれ通した請求項3に記載の高電圧パルス発生回路

【請求項5】前記第2のスイッチを構成する半導体スイッチ直列回路の各半導体 スイッチを静電誘導サイリスタで構成した請求項4に記載の高電圧パルス発生回 路。

【請求項6】前記1次巻線および2次巻線を、前記鉄心にそれぞれ1ターンだけ 巻回した請求項5に記載の高電圧パルス発生回路。

【請求項7】前記第1のスイッチを構成する低耐電圧の半導体スイッチをパワー MOSFETで構成した請求項5に記載の高電圧パルス発生回路。

【請求項8】前記第2のスイッチをターンオフし、負荷へエネルギーを開放した 後に第2のスイッチを再度ターンオンさせるように構成した請求項1に記載の高 電圧パルス発生回路。

【請求項9】前記第2のスイッチをターンオフし、負荷へエネルギーを開放した 後に第2のスイッチを再度短時間ターンオンさせるように構成した請求項8に記載の高電圧パルス発生回路。

【請求項10】前記第1および第2のスイッチをほぼ同時にターンオフするよう に構成した請求項1に記載の高電圧パルス発生回路。

【請求項11】前記第1のスイッチをターンオフした直後に、前記第2のスイッチをターンオフするように構成した請求項1に記載の高電圧パルス発生回路。

【請求項12】前記フリーホィールダイオードと並列に、キャパシタおよび抵抗 の並列回路あるいは抵抗のみを接続した請求項1に記載の高電圧パルス発生回路

【発明の詳細な説明】

[0001]

【発明の属する技術】本発明は、半導体スイッチを用いて極めて幅が狭い高電圧・大電流のパルスを発生させる高電圧パルス発生回路に関するものである。

[0002]

【従来の技術】例えば、プラズマを発生させるために急峻に立上がり、かつ、数kVから数+kVの高電圧で極めて幅が狭い(50ナノ秒までの要求がある)パルスを生成して負荷である反応器と称する放電ギャップで放電させる必要がある。

【0003】図1は従来の高電圧パルス発生回路の基本的な概念を示す図で、出力すべき高電圧パルスの波高値に等しい高電圧を有する直流電源1は、充電抵抗2を介して、パルス・エネルギーを供給するキャパシタ3に接続されており、こ

のキャパシタ3は、スイッチ4を経て負荷(放電部分)5に接続されている。キャパシタ3が充電された後、スイッチ4がオンとなると、キャパシタ3から負荷 ヘエネルギーが移行されるように構成されている。

【0004】スイッチ4のオンによりキャパシタ3より流れる放電電流の径路に存在するインダクタンスはインダクタ6としてまとめて示してある。負荷5は放電ギャップよりなるが、一般的に容量性(キャパシティブ)であり、便宜的に放電ギャップとは別に、このキャパシティブ要素をキャパシタ7として放電ギャップと並列に接続して表す。スイッチ4のオンによりこのキャパシタ7を充電する電流が流れるが、この電流が大きく、かつ、急峻に立上がるほど出力電圧であるこのキャパシタ7の電圧の立上りも急峻となり、好ましいパルスの発生が行なわれる。しかし、実際の回路においてはスイッチ4にはスイッチング時間があり、理想的に瞬時に導通状態とならないこと、および回路に少なからず存在するインダクタンス6により、出力電圧の立上りが遅くなり、急峻、かつ幅の狭いパルスの発生には限界がある。

【0005】これを解決する手段として従来使用されている一例として可飽和鉄心を用いた磁気圧縮回路があり、これを図2に示す。図2に示す素子において、図1に示す素子と同様の役割をするものには、図1で用いたのと同一記号で示し、その説明は省略する。スイッチ4と負荷5との間に可飽和リアクトル8-1、8-2および8-3を直列に接続し、これら可飽和リアクトルの接続点と直流電源1の負端子との間にキャパシタ3-2および3-3を接続し、さらに負荷5と並列に可飽和リアクトル8を接続したものである。

【0006】可飽和リアクトルは、飽和するまではインダクタンスが非常に大きく、電圧時間積が所定の値に達すると使用している鉄心が飽和し、急激に低インダクタンスとなるものである。詳細な説明は省略するが、飽和時のインダクタンスを可飽和リアクトル8-1、8-2、8-3、8の順で小さくなるようにし、また、キャパシタ3-1、3-2、3-3の容量を同じとする。スイッチ4を閉じた後、時刻 t O において可飽和リアクトル8-1が飽和した後にキャパシタ3-2、3-3および7間に現れる電圧パルスv1、v2、v3は、図3に示すように時間軸上で順次に圧縮される。すなわち、キャパシタ3-2間に現れる電圧パルスv1は時刻 t O から上昇

し始め、時間 T_1 が経過したときにピークとなり、この時に可飽和リアクトル8-2 が飽和するようにセットしておけばキャパシタ3-3間に現れる電圧パルス \mathbf{v} 2が上昇し始め、時間 \mathbf{T}_1 よりも短い時間 \mathbf{T}_2 後にピークに達し、この時に可飽和リアクトル8-3が飽和するようにセットしておけばキャパシタ 7 間に現れる電圧パルス \mathbf{v} 3が上昇し始め、時間 \mathbf{T}_2 よりも短い時間 \mathbf{T}_3 後にピークに達する。このようにして、負荷 5 間に所望の急峻で幅の狭い高電圧パルス \mathbf{v} 3を得ることができる。

[0007]

【発明が解決すべき課題】図2に示すように可飽和リアクトルを用いた従来の高電圧パルス発生回路は複雑で、かつ、使用する全部品に高電圧が印加されるために、特殊な部品を必要としたり、絶縁距離を大きく取る必要があり、また、直流電源1は高電圧を出力するものが必要とされる等のこともあり装置が大型化および高コスト化する不具合があった。

【0008】また、従来スイッチ4には真空管の一種であるサイラトロンが使用されてきたが、スイッチング速度が非常に速く、高電圧で使用できるため1個のスイッチで良く、したがってスイッチ自身のインダクタンスが小さい利点を有するものの、次に述べるような問題がある。

- (1) 髙い繰返し周波数での動作ができない。
- (2) 自己ターンオフが不可能であるため回路構成に制約がある。
- (3) 寿命が短く、メンテナンスが面倒であり、コストが嵩む。
- (4) ヒータ回路やガスコントロールが必要であり、構成が複雑である。
- (5) ジッタやミス点弧による動作不良がある。

【0009】一方、近年半導体スイッチがパワーエレクトロニクスとともに発展してきており、高電圧・大電流で高速のターンオン・ターンオフ・スイッチングが可能なものが出現しつつある。しかしながら、サイラトロンに直接置換えるには耐電圧が大きく不足しているので、多数の半導体スイッチを直列に接続して1つのスイッチとし、各スイッチに回路電圧を分担するようにせざるを得ない。しかし、直列接続された多数の半導体スイッチを精度良く同時にターンオンさせるためには、特別に配慮されたゲート駆動回路を必要とし、かつ、ゲート駆動回路相互間にも高電圧が印加されるため、ゲート電源およびゲート制御信号も互いに

絶縁されたものを用意しなければならず、従来のサイラトロンを使用していた回路で単にサイラトロンを多数の半導体スイッチの直列回路に置換えただけでは余り利点が無い場合が多い。

[0010]

上述したように従来の高電圧パルス発生回路においては、高電圧の直流電源を必要とし、回路部品の全てに高電圧が印加されると共に、スイッチ素子のスイッチング速度や回路のインダクタンスにより幅の狭いパルスを直接出力できないため磁気圧縮回路を必要とするので、装置が大型となり、コストも高くなっていた

【0011】本発明の目的は従来の高電圧パルス発生回路では弊害となっていたインダクタンスを有効に利用して、急峻で幅の狭い高電圧パルスを、磁気圧縮回路などを用いずに直接出力できる簡単な構成で低コストの高電圧パルス発生回路を提供しようとするものである。

【0012】本発明の他の目的は、スイッチ素子として、かなりの低電圧でも許容できる直流電源で動作し、ターンオフ可能な半導体スイッチを用いて、急峻で幅の狭い高電圧パルスを出力できる高電圧パルス発生回路を提供しようとするものである。

[0013]

【課題を解決するための手段】本発明による極幅狭高電圧パルス発生回路は、 第1および第2の出力端子を有する直流電源と、

一端がこの直流電源の第1の出力端子に接続された第1のスイッチ、この第1のスイッチの他端に一端が接続されたインダクタおよび一端がこのインダクタの他端に接続され、他端が前記直流電源の第2の出力端子に接続された第2のスイッチより成る直列回路と、

前記第1のスイッチの他端と前記インダクタの一端との接続点と前記直流電源の第2の出力端子との間に接続された、フリーホィールダイオードを含む分岐配線とを具え、

前記第1および第2のスイッチをオンとして前記インダクタに磁気エネルギー を蓄えた後に、第1および第2のスイッチをターンオフして、前記インダクタに 蓄えたエネルギーを、前記第2のスイッチの両端に接続された負荷へ転流するように構成したものである。

【0014】このような本発明による高電圧パルス発生回路においては、前記第 1 および第2のスイッチを半導体スイッチで構成することができるが、この場合には第1 および第2の半導体スイッチを介して低電圧の直流電源電圧をインダクタに印加し、電流を立上げてインダクタに所要の磁気エネルギーを蓄えた後に、第1 および第2の半導体スイッチをターンオフさせることにより、この磁気エネルギーを低インダクタンス回路の負荷キャパシタに転流し、これを急速に充電させることで急峻で高電圧の幅狭のパルスを発生させることができる。

【0015】本発明による高電圧パルス発生回路の好適な実施例においては、前記第1のスイッチを低耐電圧の半導体スイッチで構成し、前記第2のスイッチを出力パルス電圧の大きさに応じて決められる個数の高耐電圧の半導体スイッチを直列接続した半導体スイッチ直列回路で構成し、この半導体スイッチ直列回路の半導体スイッチの個数に等しい鉄心を設け、これらの鉄心を貫通する1次巻線を前記フリーホィールダイオードを含む分岐配線に設け、前記半導体スイッチ直列回路の各半導体スイッチのゲートおよびカソード端子に接続された2次巻線を前記鉄心にそれぞれ通す。この場合、前記第2のスイッチを構成する半導体スイッチ直列回路の各半導体スイッチを静電誘導サイリスタで構成する半導体スイッチ直列回路の各半導体スイッチを静電誘導サイリスタで構成するのが特に好適であるが、絶縁ゲートバイポーラトランジスタ(IGBT)などのターンオフ可能な他の半導体スイッチで構成することもできる。

【0016】また本発明による高電圧パルス発生回路においては、前記第2のスイッチをターンオフし、負荷へエネルギーを開放した後に第2のスイッチを再度、極短時間ターンオンさせるように構成するのが好適である。また、前記第1および第2のスイッチをほぼ同時にターンオフするように構成したり、前後にターンオフするように構成したりすることができる。

[0017]

【発明の実施の形態】図4は、本発明による高電圧パルス発生回路の第1の実施例を示すものであるが、これは本発明の基本的な構成を示すものである。発生すべき出力高電圧パルスの電圧波高値に全く関係無く選択することができる低圧の

直流電源11の正出力端子を、オン・オフ可能な低耐電圧の第1のスイッチ12、磁気エネルギー蓄積用インダクタ16およびオン・オフ可能な高耐電圧の第2のスイッチ14の直列回路を経て直流電源11の負出力端子に接続する。オン・オフ可能な第1のスイッチ12は、インダクタ16に対して磁気エネルギーの供給および停止を行うものであり、一般に低耐電圧のもので構成することができる。一方、オン・オフ可能な第2のスイッチ12は、インダクタ16に対して磁気エネルギーの供給および開放を行うものであり、出力高電圧パルスの波高電圧が印加されるため、高耐電圧スイッチで構成する。

【0018】さらに、前記第1のスイッチ12とインダクタ16との接続点と、前記直流電源11の負出力端子との間には、フリーホィールダイオード13を含む分岐配線を接続する。このフリーホィールダイオード13には、出力高電圧パルスの波高電圧が印加されないので低耐電圧のもので良い。第2のスイッチ14と並列に負荷15、例えばプラズマ発生用の反応器に設けられた放電ギャップを接続する。図4においても、この容量性負荷15のキャパシタンスを表すキャパシタ17を負荷と並列に接続して示す。

【0019】次に、図4に示した本発明による高電圧パルス発生回路の動作を図5を参照して説明する。図5において、Aは第1のスイッチ12のオン・オフ動作、Bは第2のスイッチ14のオン・オフ動作、Cは第1のスイッチ12を流れる電流 i_{SW1} 、Dはインダクタ16を流れる電流 i_L 、Eは第2のスイッチ14を流れる電流 i_{SW2} 、Fはフリーホィールダイオード13を流れる電流 I_D 、Gはキャパシタ17を流れる共振電流 i_C 、Hはキャパシタ17間の電圧、すなわち出力高電圧パルスv cをそれぞれ示すものである。

【0020】今、時刻 t_0 で第1および第2のスイッチ12および14をターンオン させるものとするが、第2のスイッチ14はこれ以前より導通状態であっても良い。 これにより磁気エネルギー蓄積用インダクタ16(インダクタンスをL とする)には低圧の直流電源11の電圧E が印加され、磁気エネルギー蓄積用インダクタ16の電流 i_L はE /L の勾配で直線的に増加して行く(図5C)。つまり、磁気エネルギー蓄積用インダクタ16に磁気エネルギーが蓄積されて行く。図5Hに示す第1のモードIでは、この電流 i_L はスイッチ12の電流 i_{SW1} およびスイッチ14

の電流i_{SW2} と同じである。

【0022】共振電流iは、

$$i = I_p \cos \omega t$$
 (1)

キャパシタ17の電圧v cは、

【数1】

$$vc = \frac{I_P}{\omega C} \sin \omega t = V_P \sin \omega t \tag{2}$$

ここで、

【数2】

$$\omega = \frac{1}{\sqrt{LC}} = \frac{\pi}{2T_1} \tag{3}$$

のようになる。通常、出力パルスの波形は負荷15に応じて要求されるものである。つまり負荷15に印加される出力電圧 \mathbf{v} \mathbf{c} のピーク値 $\mathbf{v}_{\mathbf{p}}$ (これが放電開始電圧となるのが望ましい)および時刻 \mathbf{t}_{1} からピークまで達する時間 \mathbf{T}_{1} (第2の動作モード \mathbf{I} Iの期間)は与えられ、キャパシタ17のキャパシタンス \mathbf{C} も負荷15で決まるものである。また、直流電源11の出力電圧 \mathbf{E} も自由に選べるのでシステムに合った電圧 \mathbf{E} として決めることができる。

【0023】したがって、上述した式(1)~式(3)より L および I_p はそれぞれ次式(4)、式(5)で求められる。

【数3】

$$L = \frac{1}{C} \left[\frac{2T_1}{\pi} \right]^2 \tag{4}$$

【数4】

$$I_P = \frac{\pi C V_P}{2T_1} \tag{5}$$

また、電流 I_P を磁気エネルギー蓄積用インダクタ16に流すためには第1および第2のスイッチ12および14が同時に導通している時間 T_0 を、

【数5】

$$T_0 = \frac{L I_P}{E} = \frac{2V_P T_1}{\pi E}$$
 (6)

となるようにすれば所望の極めて幅の狭い高電圧パルスを出力できることが分かる。つまり、第1および第2のスイッチ12および14が同時に導通する時間T₀を制御することにより、出力電圧パルスの立ち上がり部分の幅T₁を変化させずに出力パルスの波高値を自由に変えることができる。

【0024】出力電圧v3がピークとなる時刻 t_2 で負荷15で放電が開始されてモードIIIとするのが1番効率の良い動作となるが、放電は温度、湿度および気体の条件により非常に複雑な現象となり、定量的な説明が困難なため詳細な説明は省略する。しかし、放電による出力電圧v3の電圧降下が緩慢であると放電物理現象的に不都合な場合が多く、時刻 t_3 で第2のスイッチ14をターンオンして出力電圧v3を強制的にゼロとするモード100を設ける必要がある。

【0025】このような本発明による高電圧パルス発生回路ではターンオフ機能の無いサイラトロンに換えてターンオフ機能のある半導体スイッチを有効に使用し、極めて簡単な回路構成で、低価格で小型の低電圧直流電源から極めて幅の狭い高電圧パルスを発生させることができる。また、第2のスイッチ14を含む回路部分のインダクタンス成分は原理的に出力パルス発生に影響を与えないことも本

発明の回路の特徴である。

【0026】図6は、本発明による高電圧パルス発生回路の第2の実施例の詳細な構成を示すものである。図6において、図4と同符号のものは同じ動作をするものである。直流電源21に、インダクタ22およびキャパシタ23より成る直流平滑回路を接続し、直流電源の高周波インピーダンスを充分に低くし、パルス電流を円滑に供給できるようにする。図4の第1のスイッチ12として、本例ではパワーMOSFET24を設ける。このパワーMOSFET24は、前述のように低耐電圧のもので良く、これに流れる電流のピーク値Ipの大きさに応じて複数のパワーMOSFETを並列接続したもので構成しても良い。図4の第2のスイッチ14として、直列接続した複数の静電誘導サイリスタ25-1~25-4を設ける。これら複数の静電誘導サイリスタ25-1~25-4を設ける。これら複数の静電誘導サイリスタ25-1~25-4の個数は、出力パルスの波高値Vpと各静電誘導サイリスタの耐電圧に応じて決り、本例では4個の静電誘導サイリスタ25-1~25-4を設けている。

【0027】前述したように、複数の可制御半導体スイッチ、本例では4個の静電誘導サイリスタ25-1~25-4を直列接続した場合、各半導体スイッチにそれぞれ独立したゲート駆動回路を必要とし、各ゲート駆動回路間には高電圧(最大でVp)が印加されるためゲート駆動回路に与える電源電圧および制御信号ともに相互間で高耐圧絶縁を必要とし、装置の大型化、高コスト化および信頼性の低下を招くことになる。また、各半導体スイッチに均等に電圧が分圧されるようにするため、急峻に各半導体スイッチをターンオンおよびターンオフさせる必要があり、各半導体スイッチに加えるゲート信号を非常に精度良く同時に加えねばならず高度な技術が要求される。

【0028】本例ではこのような課題を解決するために、個々に動作するゲート 駆動回路を設けない方法を取り入れている。すなわち、本実施例では静電誘導サイリスタ25-1~25-4の個数に等しい個数の鉄心26-1~26-4を設け、フリーホィールダイオード13を含む分岐配線より成る1次巻線27を鉄心26-1~26-4に貫通させると共に、各静電誘導サイリスタ25-1~25-4のゲートーカソード間に接続された2次巻線28-1~28-4をそれぞれ鉄心26-1~26-4に貫通させる。このようにして1ターンの1次巻線27を共通に設けると共に1ターンの2次巻線28-1~28-4を個別 に設ける。

【0029】次に上述した第2の実施例の動作を図5を参照して説明する。時刻 t₀ でパワーMOSFET24がターンオンすると、直流平滑回路のキャパシタ23から、パワーMOSFET24および鉄心26-1~26-4を経てキャパシタ29および抵抗30の並列回路に電流が流れる。ここでキャパシタ29はスピードアップキャパシタの役割をし、パワーMOSFET24のターンオン直後に大きな電流が流れるように作用し、抵抗30は継続的な電流を流すように作用する。1対1に結合された各鉄心26-1~26-4の2次巻線28-1~28-4には1次巻線27を流れる電流による磁束を打消すように同じ量の電流が流れ、これが静電誘導サイリスタ25-1~25-4の各々のオンゲート電流となり、これらの静電誘導サイリスタを同時にターンオンさせることができる。このようにしてパワーMOSFET24と静電誘導サイリスタ25(25-1~25-4をまとめたもの)が導通し、磁気エネルギー蓄積用インダクタ16に電流が流れ始める。その後の回路の動作は第1の実施例の場合と全く同じとなる。ここで、磁気エネルギー蓄積用インダクタ16の電流の立上がりは早くないので静電誘導サイリスタ25-1~25-4のターンオンを急速に行う必要が無いため、必ずしもキャパシタ29を必要とせず、抵抗30のみを設けても良い。

【0030】しかしながら、第2の半導体スイッチを構成する静電誘導サイリスタ25のターンオフの動作は、第1の実施例とは以下説明するように異なっている。磁気エネルギー蓄積用インダクタ16を流れる電流がIPに達した時刻t1で第1の半導体スイッチを構成するパワーMOSFET24をターンオフすると、磁気エネルギー蓄積用インダクタ16に流れていた電流はフリーホィールダイオード13を含む分岐回路に転流する。この電流は鉄心26-1~26-4を貫通する1次巻線27に流れ、これによる磁束を打消すように2次巻線28-1~28-4側には同じ電流が流れるが、この電流が各々の静電誘導サイリスタ25-1~25-4のゲートターンオフ電流となり、これらの静電誘導サイリスタ25-1~25-4を同時にターンオフさせる。ここで、第2の半導体スイッチとして使用する静電誘導サイリスタ25-1~25-4は比較的高電圧耐量があり、かつ高速でターンオンおよびターンオフが可能なスイッチデバイスである。特に、IGBTのような電圧駆動デバイスではなく、電流駆動デバイスであり、ターンオン、ターンオフゲート電流が大きいほどターンオン、ターン

オフ速度が速くなり、パルスパワー応用のように高速度が要求される回路に使用するのに最適であり、さらにターンオフ利得(=ターンオフすべきアノード電流 /ゲートターンオフ電流)が小さいほど、半導体スイッチのターンオフ時のストーレージ時間を短縮し、フォール時間も短縮できるため、第2の実施例のように アノード電流がゲートターンオフ電流と等しく、ターンオフ利得が1となるよう な場合には特に最適である。

【0031】第2の実施例においては第2の半導体スイッチを構成する直列接続された複数の静電誘導サイリスタ25-1~25-4の各々のゲートターンオンおよびターンオフ電流ともに全く同一のものが流れ、かつ、大きな電流を流すことが可能であるため、各静電誘導サイリスタ25-1~25-4を時間のバラツキのない同時高速ターンオン、ターンオフを信頼性良く行うことをゲート駆動用電源および独立したゲート信号を必要とせずに実現できる。

【0032】また、第1および第2の実施例で負荷15が放電を開始した後の適切な時刻t3において再度第2の半導体スイッチ14;25をターンオンさせ、キャパシタ17を急放電させることもできる。これは負荷15の放電現象等によりキャパシタ17が放電するが、放電インピーダンスが高く放電によるキャパシタ17の電圧の低下が緩慢になり、放電の物理的現象に好ましくない影響を与えるような場合には有効な手段となる。このように第2の半導体スイッチ14;25を再度ターンオンさせる方法の一つとして、図5Bにおいて破線で示すように第2の半導体スイッチを短時間の間だけターンオンさせることが可能であるが、このように構成すると、出力パルス電圧vCを図5Hにおいて破線で示すように直ちに零電圧とすることができる。

【0033】第2の実施例では第1の半導体スイッチとしてパワー MOSFE T24を用い、第2の半導体スイッチとして静電誘導サイリスタ25-1~25-4を用いたが、これに限定されるものではなく、他の形式のトランジスタやIGBT(第2の半導体スイッチとして使用する場合には、電圧駆動素子でかつゲートーエミッタ間電圧に制限があるためこれに対する考慮が必要となる)などの半導体スイッチを用いることもできる。また、第2の実施例では第2の半導体スイッチを4個の静電誘導サイリスタ25-1~25-4の直列接続回路で構成したが、この個数は出

カパルスの波高値によって決るものであり、必要に応じて変るものであることおよび負荷について容量性の放電回路にて説明したがはこれに限定されるものではないことは言うまでもない。さらに、第2のスイッチおよび磁気エネルギー蓄積用インダクタ16について電源の正側に接続した場合で説明したが、何れか一方あるいは双方とも電源の負側に配置しても同様の作用をすることも言うまでもない

【図面の簡単な説明】

- 【図1】従来の高電圧パルス発生回路の基本的な構成を示す回路図である
- 【図2】磁気圧縮回路を有する従来の高電圧パルス発生回路の構成を示す回路図である。
- 【図3】図2に示す従来の高電圧パルス発生回路の動作を説明する波形図である
- 【図4】本発明による高電圧パルス発生回路の基本的な構成を有する第1の実施 例を示す回路図である
- 【図5】A~Hは図4に示す本発明の高電圧パルス発生回路の動作を説明するための波形図である。
- 【図6】本発明による高電圧パルス発生回路の第2の実施例を示す回路図である


【符号の説明】

11 低圧直流電源、 12 低耐圧半導体スイッチ(第1の半導体スイッチ)、 13 フリーホィールダイオード、 14 高耐圧半導体スイッチ(第2の半導体スイッチ)、 16 磁気エネルギー蓄積用インダクタ、 17 キャパシタ、 21 低圧直流電源、 22 直流平滑用インダクタ、 23 直流平滑用キャパシタ、 24 パワー MOSFET(第1の半導体スイッチ)、 25:25-1~25-4 静電誘導サイリスタ(第2の半導体スイッチ)、 26-1~26-4 鉄心、 27 1次巻線、 28-1~28-4 2次巻線、 29 スピードアップキャパシタ、 30 抵抗


【書類名】

図面


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



特2001-164971

【書類名】

要約書

【要約】

【課題】磁気圧縮回路などの複雑で高価な手段を用いることなく、極めて幅が狭い高電圧パルスを発生できる簡単で、安価な高電圧パルス発生回路を提供する。

【解決手段】低電圧の直流電源の正出力端子を、低耐圧の第1のスイッチ、磁気エネルギー蓄積用のインダクタおよび高耐圧の第2のスイッチより成る直列回路を経て負出力端子に接続し、前記第1のスイッチとインダクタとの接続点と前記直流電源の負出力端子との間にフリーホィールダイオードを含む分岐配線を接続する。前記第1および第2のスイッチをオンとして前記インダクタに磁気エネルギーを蓄えた後に、第1および第2のスイッチをターンオフして、前記インダクタに蓄えたエネルギーを、前記第2のスイッチの両端に接続された容量性負荷へ転流し、これを急速に充電させて急峻で幅の狭い高電圧パルスを発生できる。

【選択図】

図 4

出願人履歷情報

識別番号

[000004064]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

愛知県名古屋市瑞穂区須田町2番56号

氏 名

日本碍子株式会社